D/A转换器的电路结构和工作原理
1.权电阻网络D/A转换器
理想的运算放大器：开环放大倍数为无穷大，输入电流为零(输入电阻无穷大)，输出电阻为零。
图8.2.1是4权电阻网络D/A转换器的原理图，由权电阻网络、4个模拟开关和一个求和放大器组成。
求和放大器接成一个负反馈运算放大器。
当V+大于V-时，输出V0为正;当V+小于V-时，输出V0位为负。
当反馈电压为R/2时，输出电压为：
输出的模拟量电压正比于输入的数字量Dn，实现了从数字量到模拟量的转换。
当Vref为正电压时输出电压V0始终为负值。
电路的优点：结构简单，电阻元件数少。
电路的缺点：各个电阻的阻值相差较大，当输入信号的位数变多后问题尤其严重。
2.倒T形电阻网络D/A转换器
电阻网络中只有R、2R两种阻值，电路设计方便。
求和放大器的反向输入端V-电位始终接近零，则可将V-端看为“虚地”点。
输出的模拟电压与输入的数字量成正比。
有效的克服了权电阻网络电阻相差大的缺点。
3.权电流型D/A转换器
权电流型中有一组恒流源。
每个支路的电流的大小不受开关内阻和压降的影响，降低了对开关电路的要求。
转换速度快，转换误差小。
4.开关树型D/A转换器
由电阻分压器和接成树状的开关网络组成。
电阻种类单一，对开关导通内阻要求不高;但是所用开关太多。
5.权电容网络D/A转换器
并行输入的D/A转换器，利用电容分压的原理工作。
转换前需要将电容充分放电。(开关首先接地)
重要特点：
输出电压的精度与各个电容的电容量的比值有关，与电容量无关。
输出电压V0的稳态值不受开关内阻和参考电压源内阻的影响，因而降低了对开关电路以及参考电压源的要求。
稳态下权电容网络不消耗功率。
缺点：输入较多时，电容差很大。由于电容的充放电降低了电路的转换速度。
6.具有双极性输出的D/A转换器
D/A转换器能够将以补码形式输入的正负数分别转换为正负极性的模拟电压。
构成双极性输出的D/A转换器的一般方法：在求和放大器的输入端接入一个偏移电流，使输入最高位为1而其他各位输入为0时的输出为V0=0;将输入的符号反向后接到一般的D/A转换器的输入，就得到了双极性输出的D/A转换器。
D/A转换器的转换精度和转换速度
1.D/A转换器的转换精度：通常用分辨率和转换误差来描述转换精度。
分辨率用输入二进制数码的位数给出。
分辨率表示D/A转换器在理论上可以达到的精度
实际能达到的转换精度由转换误差来决定。
转换误差表示实际的D/A转换特性和理想的转换特性之间的最大偏差。
造成D/A转换误差的原因：参考电压的波动，运算放大器的零点漂移，模拟开关的导通内阻和导通压降，电阻网络的电阻阻值偏差，三极管特性的不一致等。
2.D/A转换速度
为获得较快的转换速度，应选择转换速率较快的运算放大器，以缩短运算放大器的建立时间。

第二章
逻辑代数本章介绍了逻辑代数的基本公式，基本定理和基本规则，然后讨论了逻辑函数的公式法化简法，接着说明了逻辑函数的“最小项之和”和“最大项之积”的标准表达式，最后介绍了逻辑函数的卡诺图化简法。
●2.1
逻辑代数的基本定律和规则本节介绍了逻辑代数的基本定律和恒等式，接着介绍了逻辑代数中的代入规则，反演规则和对偶规则。
●2.2
逻辑函数的代数化简法本节介绍了逻辑函数表达式的基本与-或表达式和或-与表达式，接着介绍了最小项的概念及逻辑函数的“最小项之和”表达式，然后介绍了最大项的概念及逻辑函数的“最大项之积”表达式。
●2.3
逻辑函数的表达式的形式本节介绍了逻辑函数的代数化简常用方法，并项法，吸收法，消去法和配项法.
●2.4
卡诺图化简法(1)用卡诺图表示逻辑函数本节介绍了介绍了逻辑函数形式的变换，将与-或表达式变换为与非-与非表达式，以及将与-或表达式变换为或非-或非表达式的方法。
●2.5
卡诺图化简法(2)用卡诺图化简逻辑函数本节介绍了用卡诺图表示逻辑函数，卡诺图的特点，以及用卡诺图化简逻辑函数的依据和化简步骤，最后介绍了具有无关项的卡诺图化简。
第三章
逻辑门电路本章讨论了数字电路中的基本逻辑单元门电路，首先介绍了半导体基本知识及半导体中重要结构PN结的工作原理，接着介绍了MOS管的开关特性以及由他们构成的基本逻辑门的电路结构和工作原理，着重阐述了其逻辑功能和外部输入特性，输出特性，以便能够正确使用这些门电路。
●3.1
半导体基本知识及PN结工作原理本节介绍了半导体导电的基本知识，以及通过掺入杂质制成掺杂半导体提高其导电性能。接着介绍了构成半导体器件的基础PN结的形成及特性。
●3.2
MOS管的特性和工作原理本节以N沟道增强型MOS管为例，介绍了MOS管的结构和工作原理，以及MOS管的输出特性。接着介绍了MOS管的三个工作区：截止区，饱和区和可变电阻区。
●3.3
CMOS逻辑门的重要技术参数本节介绍了CMOS逻辑门电路的重要技术参数，包括输入和输出的高低电平，噪声容限，传输延迟时间，功耗，延时-功耗积，扇入与扇出数等。
●3.4
MOS管开关电路及CMOS反相器本节介绍了MOS管的开关电路，接着介绍了CMOS反相器电路的工作原理，电压传输特性和电流传输特性以及输入和输出逻辑电平。
●3.5
其他基本CMOS逻辑门电路本节介绍了CMOS逻辑门电路中的与非门电路和或非门电路的电路结构和工作原理，接着介绍了CMOS传输门的结构，工作原理以及其在数字电路中的应用。
●3.6
三种特殊功能的逻辑门电路本节介绍了实际CMOS逻辑门电路的输入和输出缓冲电路，介绍了可以将两个CMOS逻辑门的输出端连在一起的漏极开路逻辑门以及对输出加以控制的三态输出逻辑门电路。
●3.7
逻辑描述中的几个问题本节介绍了逻辑描述中的正负逻辑问题，以及基本逻辑门与非，或非门的等效符号，介绍了利用逻辑门等效符号对逻辑电路进行变换的应用，从而可以在不改变电路逻辑功能的前提下，简化电路，减少实现电路的门种类，提高工作速度。
第四章
组合逻辑电路组合逻辑电路是数字系统中的两大类电路之一，其输出状态在任何时刻只取决于同一时刻的输入状态，而与电路原来的状态无关。本章首先介绍了组合逻辑电路的结构特点、分析和设计的方法和步骤；再定性的了解组合逻辑电路中的竞争-冒险现象及常用的消除方法，最后重点介绍了几种常见的中规模集成组合逻辑电路的逻辑功能和使用方法。
●4.1
组合逻辑电路的分析分析组合逻辑电路，就是对给定的逻辑电路，通过一定的方法，确定其逻辑功能的过程。组合逻辑的分析相对比较简单，分析起来有一定的步骤可循，不过确定逻辑功能需要一定的经验。本节通过两个实例，介绍了组合逻辑电路的分析一般过程。
●4.2
组合逻辑电路的设计设计组合逻辑电路的过程与分析相反，是对提出的实际问题，得到满足要求的组合逻辑电路。设计组合逻辑也有一定的步骤可循，其中“逻辑抽象”一步相对比较重要。本节通过两个实例，介绍了组合逻辑电路的设计一般过程。
●4.3
组合逻辑电路中的竞争冒险竞争-冒险是组合逻辑电路当中常见的逻辑错误，它是由于信号的传输延迟不同造成的电平突变的现象。分析多变量的组合逻辑电路的竞争-冒险比较复杂，本节只介绍单个互补变量的竞争所引起的冒险现象，并介绍消除这种简单竞争-冒险的方法。
●4.4
编码器（1）定义与功能编码器是非常常见的一类组合逻辑电路，它用一个二进制代码表示特定含义的信息。通过设计4线-2线的编码器，了解普通编码器和优先编码器的定义与功能，并介绍了键盘编码电路的设计思路和工作原理。
●4.5
编码器（2）集成二进制编码器对于数字电子设计的初学者来说，中规模集成数字芯片的设计思想和使用方法对今后开发大型集成电路具有指引和借鉴作用。本节通过“数据手册式的中规模集成数字芯片学习法”，完整的介绍中规模集成编码器CD4532的逻辑符号、引脚分布、逻辑功能和位数扩展方法，并从中总结一些数字芯片的设计规律和经验。
●4.6
译码器（1）定义与功能译码是编码的逆过程，它将具有特定含义的二进制代码转换为对应的输出信号。本节从简单的2线-4线译码器的设计入手，介绍了中规模集成译码器74X139的逻辑符号、引脚分布、逻辑功能和位数扩展方法。在扩展部分里，要重点理解“片选信号”的本质其实就是译码器。
●4.7
译码器（2）显示译码器显示译码器是一种既特殊又常见的译码器，它的功能是将数字系统的二进制编码输出转化为控制信号，以驱动显示数码管显示出对应的数字图形。74HC4511是一种常用的中规模集成显示译码器。通过对它的逻辑符号、引脚分布、逻辑功能的介绍，学习显示译码器的使用方法，以及理解显示译码中的三个特殊功能——灯测试、灭灯和锁存。
●4.8
译码器（3）译码器的应用译码器的应用场景有很多。除了前面已经介绍的本身的译码功能，以及片选信号生成电路以外，本节着重介绍了译码器的另外两个应用，即用译码器实现逻辑函数，以及将译码器用作数据分配器。
●4.9
数据选择器（1）定义与功能数据选择器，能通过地址的选择，将多路数据中的一路选择出来传送到公共数据线上，它也是一种常见的组合逻辑电路。从简单的数据选择器的设计过程可以看出，其输出表达式具有一定的规律，可以非常方便的利用它来实现逻辑函数。即便所使用的数据选择器的地址位不够用，也能通过外加组合电路的方式来实现，表现出相当的灵活性。
●4.10
数据选择器（2）集成数据选择器中规模集成数据选择器74HC151是一个8选1的数据选择器，使用起来非常方便。本节介绍了74HC151的逻辑符号、引脚分布、逻辑功能和位数扩展方法，并讨论了设计中规模集成芯片时，对富余的引脚的常见处理方法。
●4.11
数值比较器（1）定义与功能数值比较器是对两个二进制数进行比较大小的器件。设计1位的数值比较器时，输出端口的设计采取了“一对一”的编码输出方式，更加直观方便。而设计2位的数值比较器则可以直接利用1位数值比较器电路，结合比较规则快速得到逻辑电路。
●4.12
数值比较器（2）集成数值比较器中规模集成数值比较器74HC85是一个4位的二进制数值比较器，本节先介绍了74HC151的逻辑符号、引脚分布、逻辑功能，在扩展位数时，有串联和并联两种扩展方式，两者各有优缺点，实际使用时应根据需求，合理的进行串并联搭配。
●4.13
算术运算单元（1）半加器与全加器数值运算是数字系统最基本的功能之一。加法是其中最基本的运算，其他运算归根到底都是加法运算。本节首先设计了不考虑低位进位的1位半加器，再利用半加器的输出逻辑表达式方便直接的构建了1位全加器。半加器和全加器除了可以实现1位二进制数加法以外，还可以构成奇偶校验电路。
●4.14
算术运算单元（2）集成加法器用1位全加器扩展为多位的加法器时，可以直接采用串联的方式构成，但这种方式运行速度不高。为了提高速度，可以采用“超前进位”的方法，把各个进位数据提前计算出来，这样所有位就可以并行同步相加了。74HC283就是采用了“超前进位”算法的4位二进制加法器，对其逻辑符号、引脚分布、逻辑功能和位数扩展方法分别进行了介绍，并且列举了加法器的两个典型的应用。
第五章
锁存器和触发器 一个完整的数字系统，除了需要组合逻辑电路之外，也需要具有存储功能的电路，它们在一起可以构成时序逻辑电路，用来实现状态的记忆和控制功能。本章就先介绍两种能够实现存储功能的单元电路——锁存器和触发器，讨论它们的电路结构和工作原理，以及所实现的不同逻辑功能。
●5.1
双稳态电路及SR锁存器双稳态电路是最基本的存储单元，它能存储1位的二进制数，具有保持功能。但它存储的数据不能修改，并不适合电路的设计。因此在双稳态电路的基础上加以改进形成了SR锁存器，通过S和R端的控制，使锁存器增加了“置0”和“置1”的功能，能方便的改变和控制锁存器的输出。不过，SR锁存器存在一个约束条件，使用时要特别注意。
●5.2
D锁存器D锁存器和SR锁存器相比，D锁存器同样具有“保持”、“置0”、“置1”的功能，但不存在约束条件，使用起来更加方便。本节重点介绍了传输门控D锁存器的电路结构和工作原理，也提及到逻辑门控D锁存器的基本结构。它们的逻辑功能是完全相同的。此外，还介绍了74HC373这个具有读取和写入使能的中规模集成八D锁存器。
●5.3
触发器的电路结构和工作原理锁存器和触发器都能存储1位的二进制数，但要改变触发器存储状态的条件更加严格，它只对时钟信号的有效边沿敏感，更适合于电路的数字逻辑控制。CMOS主从触发器是其中最常用的结构模式，它通过两个锁存器级联的方式实现了D触发器的逻辑功能。其电路符号也与触发器有一些不同。
●5.4
触发器的逻辑功能（1）D触发器使用触发器时，不必执着于内部结构，而把关注点放在触发器所实现的逻辑功能上。本节以D触发器为例，介绍了描述触发器的几种常用方法，包括特性表、特性方程、状态图、以及波形图，其中重点阐述了状态图和波形图的绘制规则。
●5.5
触发器的逻辑功能（2）JK/T/T’触发器类比D触发器的逻辑功能，本节介绍了其他常用的JK、T、T’触发器的特性表、特性方程和状态图，比较了它们的异同。当手头没有这些触发器时，也可以用D触发器方便的构建其他类型触发器，本节介绍了构建方法。
第六章
时序逻辑电路时序逻辑电路是数字系统中的另一大类电路结构。它在任一时刻的输出信号不仅和当时的输入信号有关，还与电路原来的状态有关。因此电路存在能够记忆电路状态的存储单元或延迟单元。本章首先介绍了时序逻辑电路的结构特点、分析和设计的方法和步骤，再重点介绍了两种常见的中规模集成时序逻辑电路，即寄存器和计数器的逻辑功能和使用方法。
●6.1
时序逻辑电路的基本结构与分类日常生活中广泛存在着时序逻辑电路，它们都有共同的基本结构，即由输入信号、输出信号，存储电路构成，变量间的关系可以用三个方程组来描述。时序逻辑电路可以按照是否受到统一的时钟信号控制，分为同步时序逻辑电路和异步时序逻辑电路两类。还可以按照输出是否直接与外部输入有关，分为米利型和穆尔型两种。
●6.2
时序逻辑电路功能的表达时序逻辑电路相对组合逻辑电路来说要复杂一些，因此需要更加有效的工具表达它的逻辑功能。常见的表达方式有逻辑方程组、转换表、状态表、状态图和时序图等，它们都是一一对应的。本节通过一个实例，哪个系讲解了各种表达方式的使用方法和注意事项。
●6.3
同步时序逻辑电路的分析（1）分析同步时序逻辑电路的功能，有一定的步骤可以遵循。本节通过一个例子，演示了实施这一步骤的全过程，并展示了从状态图获得逻辑功能的方法。同时也阐述了米利型输出易受到噪声的干扰这一现象，解决的办法是尽量将其转换为穆尔型输出。
●6.4
同步时序逻辑电路的分析（2）本节通过两个例子，进一步说明了同步时序逻辑电路的分析过程。其中第二个例子描述了一个节拍脉冲产生器，从中引出了一个非常重要的概念，即时序逻辑电路的自校正能力。
●6.5
同步时序逻辑电路的设计（1）时序逻辑电路的设计，就是已知电路所要实现的功能，通过选择合适的触发器，给出符合要求的电路。设计大致上是分析的逆过程，但鉴于时序逻辑电路自身的特点，又并不完全是分析的逆过程，至少增加了状态化简、状态分配、触发器类型选择和检查自校正能力这四步。本节通过一个实例，详细展示了这一设计过程，并给出了两个设计提示。
●6.6
同步时序逻辑电路的设计（2）本节重点介绍了“串行数据检测器”这一常见的时序逻辑电路。通过展示设计过程，详细说明了状态化简和状态分配过程中的注意事项。同时介绍了当设计的电路不具备自校正能力时，或者输出错误时，应该如何找出问题并改进电路。
●6.7
同步时序逻辑电路的设计（3）本节再通过两个例子，继续介绍时序逻辑电路设计中会遇到的问题。第一个例子重点介绍了另一种得到激励方程组的方法，通过比较状态方程组系数确定激励方程组，这种方法尤其适合JK触发器构成的时序逻辑电路。第二个例子则说明了状态化简可能不止一次，此外，常见的状态分配的方法也有三种，要根据电路的特点，合理选择最优方案。
●6.8
异步时序逻辑电路的分析本节主要讨论用触发器构成的异步时序逻辑电路的分析方法。异步电路相对于同步电路来说，没有统一的时钟脉冲，各存储器的状态不是同步更新的，因此分析的时候需要注意几个问题，同时分析的过程更加复杂一些。
●6.9
寄存器寄存器是数字系统中用来存储二进制数据的逻辑器件，它的主要组成部分是触发器。在存储数据的功能基础上，人们还加入了“移位”的功能，使寄存器使用起来更加灵活方便。“移位”还可以是双向的，把“保持”、“左移”、“右移”和“并入”四种功能通过数据选择器集成到一个寄存器中，就构成了多功能双向移位寄存器。74HC/HCT194就是典型中规模集成多功能双向移位寄存器。
●6.10
计数器（1）定义与功能计数器是能对时钟脉冲边沿进行计数的器件，除了计数功能本身，计数器的应用场景还有很多，分频、定时、信号产生等多个应用场合，归根到底都是在计数。异步二进制计数器设计简单，但运行速度不高。通过观察计数器的功能转换表，可以逐步得到同步二进制计数器的设计方法。
●6.11
计数器（2）集成二进制计数器在上一节设计的简单二进制计数器的基础上，逐步改进设计，得到功能完善的计数器。首先选择了更常见的D触发器构成电路，其次将激励信号改成了同步电路，此外增加了进位信号输出端和使能端，最后再加上置零和置数功能，就构成了常用的中规模集成数字芯片74LVC161。本节介绍了它的逻辑符号、引脚分布、逻辑功能和位数扩展方法。
●6.12
计数器（3）其他模数的计数器利用74LVC161，通过“反馈异步清零法”和“反馈同步置数法”，都可以构建任意模数的计数器。本节详细介绍了两种方法构建其他模数计数器的过程。相对来说，“反馈同步置数法”构建方式更灵活，且不会带来因为出现过渡状态而造成逻辑错误的风险，更为实用一些。
第七章
脉冲波形的变换与产生在数字电路中，常常需要各种脉冲波形。本章主要介绍脉冲波形的变换或产生电路。首先介绍用门电路组成的单稳态触发器、施密特触发器、多谐振荡器的电路组成和工作原理及其集成电路和应用，然后介绍555定时器的电路结构和工作原理以及采用555定时器组成单稳态触发器、施密特触发器和多谐振荡器。
●7.1
单稳态触发器(1)门电路组成的单稳态触发器本节主要介绍单稳态触发器的工作特点、分类以及用CMOS或非门构成的微分型单稳态触发器的电路组成以及工作原理。
●7.2
单稳态触发器(2)集成单稳态触发器及应用本节主要介绍可重复触发和不可重复触发单稳态触发器的概念以及集成单稳态触发器74121的工作原理和逻辑功能；然后介绍单稳态触发器的应用，包括定时、延时以及噪声消除。
●7.3
施密特触发器(1)门电路组成的施密特触发器本节主要介绍施密特触发器的工作特点、电压传输特性以及用门电路组成的施密特触发器的电路组成、工作原理和工作波形及电压传输特性。
●7.4
施密特触发器(2)施密特触发器的应用本节主要介绍施密特触发器的应用，包括波形变换、波形的整形、消除干扰信号以及幅度鉴别。
●7.5
多谐振荡器(1)门电路组成的多谐振荡器本节主要介绍多谐振荡器的特点、基本组成和用门电路组成的多谐振荡器的电路组成以及工作原理。
●7.6
多谐振荡器(2)其他类型的多谐振荡器电路本节首先介绍用施密特触发器构成多谐振荡器的工作原理以及其振荡周期的计算，然后介绍石英晶体振荡器的特点、电路符号、阻抗特性和电路组成，最后介绍用石英晶体振荡器构成双相脉冲产生电路。
●7.7
555定时器的电路结构和工作原理555定时器是一种模、数混合的中规模集成电路，它使用方便，应用广泛。本节主要介绍555定时器的电路结构、工作原理和它的功能表。
●7.8
555定时器的应用(1)构成单稳态触发器本节首先介绍用555定时器构成单稳态触发器的电路组成、工作原理；然后介绍用555定时器构成单稳态触发器的应用。
●7.9
555定时器的应用(2)构成施密特触发器和多谐振荡器本节主要介绍用555定时器构成施密特触发器和多谐振荡器的电路组成和工作原理。