2016第三届物联网大会
智能后视镜产品方案对接会
中国LED智能照明高峰论坛
第三届·无线通信技术研讨会
第二届·中国IoT大会
ETFo智能安防技术论坛
移入鼠标可放大二维码
半导体厂商产能布局 FinFET与FD-SOI工艺大PK
来源：互联网 作者：秩名日 09:52
[导读] 在我们大多数人“非黑即白”、“非此即彼”的观念里，半导体厂商应该不是选择FinFET就是FD-SOI工艺技术。
　　在我们大多数人&非黑即白&、&非此即彼&的观念里，半导体厂商应该不是选择FinFET就是FD-SOI工艺技术；不过既然像是台积电（TSMC）、 GlobalFoundrie或三星（Samsung）等晶圆代工厂，必须要同时提供以上两种工艺产能服务客户，有越来越多半导体制造商也正在考虑也致力提供&两全其美&的工艺技术。
　　例如飞思卡尔半导体（Freescale Semiconductor）最近就透露，该公司正在14至16纳米节点采用FinFET技术，以及在28纳米节点采用FD-SOI工艺技术，只为了达成相同的目标，更高的速度以及更低的功耗，不过是针对不同的半导体组件产品；此外飞思卡尔也在尝试在下一世代的半导体工艺节点，将两种技术结合在一起。&飞思卡尔与所有的晶圆代工厂商都有合作关系，也具备从低复杂性到超高复杂性的工艺技术与连结技术能力，其中有很多是独家的；&飞思卡尔微控制器（MCU）事业群的应用处理器与先进技术副总裁Ron Martino表示：&因此，我们已经针对FinFET与FD-SOI工艺开发了优化的技术蓝图。&
　　Martino 进一步举例指出，FD-SOI晶圆片较昂贵，不过适合低功耗或高性能的应用，搭配飞思卡尔的28纳米i.MX非常完美；至于FinFET工艺，该公司认为该技术是数字连网（digital networking）产品线成功的关键，能以良好的价格与性能比达成他们提高产品速度的目标。
　　SOI产业联盟（成员包括IBM、Imec、Soitec、ST与飞思卡尔）已经尝试将FinFET技术与SOI结合，图中显示埋入氧化层（buried-oxide，BOX；图右）已经为FD-SOI薄化 （图片来源：SOI产业联盟）Martino甚至认为，未来可能会有一些透过结合FinFET与FD-SOI所带来的&惊喜&，也许是将这两种技术在下一个半导体工艺节点合并在一起，同时在未来许多年维持以28纳米FD-SOI制造较低端的产品。
　　&FD- SOI工艺需要传感器整合，28纳米节点具备所需的RF与模拟功能，能让许多可穿戴式设备在链接性与低功耗方面取得具吸引力的平衡；&Martino表示：&各个节点的甜蜜点（sweet spot）是FD-SOI在40纳米节点与28纳米节点，FinFET则是更先进的节点如14~16纳米节点。在工艺微缩以及成本的优化方面，我们将看我们能如何有效地利用FD-SOI与FinFET。&
　　图中显示在SOI上的FinFET之鳍式晶体管如何能被更好的隔离，以及无期限的通道如何简化了工艺步骤
　　意法半导体（STMicroelectronics）是选择FD-SOI优先于FinFET，前者是藉由在晶体管（BOX）之下放置一层薄的绝缘体，因此让未掺杂的通道达到全空乏（full-depletion），将泄漏电流缩减到最小。不过FD-SOI还有一个通常被忽视的优势，是极化 （polarize） BOX下方基板的能力，也就是&顺向基底偏压（forward body biasing，FBB）&。顺向基底偏压在功耗与性能折衷的优化方面非常有效率，而且藉由在运作过程中改变偏置电压，设计工程师能让他们的晶体管在不使用时达到超低功耗，但又能在速度如常时于关键时刻达到超高效能。
如今，物联网浪潮已然席卷至汽车电子产业，发动机控制系统、底盘控制系统和车身电子控制系统已模型初显，安全...
ADAS市场或破千亿
国产汽车雷达将爆发
抢占智能汽车制高点
为自动驾驶保驾护航
电动汽车面临的挑战
半导体芯片相关文章
半导体芯片相关下载
FinFET相关文章
FinFET相关下载
FD-SOI相关文章
FD-SOI相关下载
晶圆厂相关文章
晶圆厂相关下载
中国工程院院士、人工智能学会理事长李德毅发表了名为“自动驾驶的技术变迁”的主题演讲，详细解构了人工智能在自动驾驶与辅助驾驶中的难点与核心...
“海尔新的转型战略是一个智慧家庭平台的战略，”梁海山表示，“我们的核心战略、聚焦点是智慧家庭，我们的业务聚焦在家庭用户范围内，为用户提供...
创新实用技术专题
xml和VR技术在GIS中数据互操作设计与实现简述
版权所有 & 深圳华强聚丰电子科技有限公司您正在使用IE低版浏览器，为了您的雷锋网账号安全和更好的产品体验，强烈建议使用更快更安全的浏览器
发私信给铁流
导语：利用低温低阻NiPt硅化物在新型FOI FinFET上实现了全金属化源漏（MSD），将N/PMOS器件性能提高大约30倍。
同步到新浪微博
微信公众号：tieliu1988
当月热门文章
为了您的账户安全，请
您的邮箱还未验证,完成可获20积分哟！
您的账号已经绑定，现在您可以以方便用邮箱登录403 Forbidden
403 Forbidden技术派分析：台积电16nm工艺为什么好过三星14nm？__中国百科网
技术派分析：台积电16nm工艺为什么好过三星14nm？
     　　：最近，关于iPhone6s A9处理器版本的事情的话题很热，最后都闹到苹果不得不出来解释的地步，先不评判苹果一再强调的整机综合续航差2~3%的准确性，但是三星14nm工艺相比台积电16nm工艺较差已经可以说是板上钉钉的事了。　　那么问题来了，工艺不是纳米数越小就越好吗？14nm怎么会比16nm还差呢？这个问题不仅小白消费者困惑了，连看似专业的Anandtech和GeekBench的人也表示不解。其实对这个结果，真正半导体领域特别是工艺领域的从业人员是有预期的，其中的原因也是非常清楚的，既然大家有这么多困惑，我就尽量用通俗易懂的方式解释给大家听听。　　要解释清楚台积电16nm好于三星14nm这个问题，首先要回答下面几个问题：　　1、 为什么工艺越先进(纳米数越低)，功耗和性能都会提升？　　2、 在每个工艺节点(纳米数相当)上，是否也同样存在不同的功耗和性能的工艺选择？　　3、 Finfet又是什么？　　4、 台积电和三星都在具体的工艺实现上做了哪些选择，最终导致台积电16FF+相比三星14LPE更优　　为什么工艺越先进(纳米数越低)，功耗水平和性能都会改善？　　这要从晶体管说起了：　　关于半导体基础知识，外面的专业文章一搜一大把，但是都不是给正常人看的，所以我就把那些曲线和拗口的各种材料名扔一边，让事情简单一点，用个最简单的模型给大家讲解。上面这副示意图中就是一个典型的半导体晶体管。其中两个绿色的部分分别是晶体管的两级，类似电池的两级。红色的部分就是用来控制这两个电极的通断的，而通断分别对应数字化时间的1和0，所以所谓数字化世界其实也就是非常非常非常多的晶体管的通断变化组合出来的。红色Gate的宽度就是我们通常所说的沟槽宽度或者线宽，我们通常说的多少多少nm就是指的这个宽度。大家注意这可是纳米，1000纳米=1微米，1000微米=1毫米，大家这下有概念了吧。　　那么这个Gate的宽窄为什么会影响性能和功耗呢？先说性能，性能好意味着在一定的时间干更多的事，在处理器里就是更多的运算，我们可以当半导体晶体管每次0/1变化就算一次运算，那么那个红色Gate越宽，两个绿色电极就越远，导致他们直接连通一次的时间就会越长。这就好比一个人在10分钟里做25m往返跑的次数肯定比50m往返跑的次数多一样。所以Gate越小，晶体管一次状态变化的所需时间就会越短，单位时间的工作次数就会越多，一堆晶体管单位时间可做的运算自然就更多，所以性能更好。　　再说说功耗。Gate是通过加电压帮助两个绿色电极通电的，而Gate越宽，就需要更高的电压才能导通两极，Gate越窄，导通就更容易，所需的电压也就越低。这很容易理解，离得近容易通，离得远不容易通，要通就需要使更大的力气。那么学过基础电学知识的都知道功耗的大小与电压的平方成正比(如下：)　　P(功率)= V2(电压的平方)　　R(电阻)　　所以导通电压的下降是新工艺能够降低功耗的主要因素。还有一个因素，即便是电压相同，通过导体的面积和长度越小，电流也会越小。更小的Gate等于是缩小的导体，因此也会减少功耗。　　就是这些原因带来了先进工艺(更窄的Gate)带来的好处，那么这个好处有多大呢？下面一组数据是几个典型工艺的相应性能、功耗的改进数据，我们看到还是很可观的。这也是半导体厂商追逐工艺的一个重要的原因。　　在每个工艺节点(纳米数相当)上，也会有很多不同性能功耗水平的版本　　Gate的宽度是工艺特性的一个主要因素，更准确的说是决定了一代工艺的特性范围。由于三星和台积电在技术来源上存在一些不同，我们会看到一些具体数值上的差异，但是同代工艺实际上在总的范围上是类似的。下表是三星和台积电同代工艺的大致对应关系，所以三星的14nm和台积电16nm是同代工艺。　　在每代工艺的特性范围内，还有其它很多因素影响着工艺的性能和功耗水平。先说两个数据大家感觉一下，28nm的Wafer(晶圆)生产过程中需要做40多层Mask，而用了FinFet技术的14/16nm，更是需要近60层的Mask。所以大家千万不要以为确定了Gate的宽度，就什么都定了，其实这好几十层的工艺过程中，还是有很多不同的材料和设计可以带来不同的性能功耗差异。　　下表是从台积电官网复制下来的一个表格，是台积电的28nm工艺下的不同版本列表，有5个之多，而且特性差距也是很明显的。其中28HPM和28LP是手机芯片的两个常用的工艺。28HPM相比28LP最大不同是在晶体管Gate底部采用了High-K的材料，通过这个可以显著提升性能和功耗。具体什么是High-K我们这里就不展开了，大家只要知道同代工艺的不同版本也会有不同的特性就行。这样便于理解三星14nm和台积电16nm作为同代工艺，但在实际特性上会存在一定的差异。　　Finfet又是什么？ 　　刚才讲到Gate越窄，也就是纳米数越低，功耗和性能的收益都很明显。但是世界上所有事情都有两面，有收益就会有代价。左图中红色Gate越窄，则Gate接触下面的面积就越小，前面说了，绿色SD两极的通断是靠Gate通电压控制的，但是面积越小这个Gate的控制力越弱，这就会导致出现两极之间的漏电越来越大，这个问题在20nm达到了一个很大的值，对功耗影响很大。所以早在10年前，就有人提出了新结构(右图)，3D晶体管，由于这个结构看上去像张开的鱼鳍，所以被叫做FinFET技术。FinFET技术最主要的好处是红色的Gate变成三面环绕绿色SD两极之间的通道了，这样Gate就又重新具备了对这个通道的强力控制力，原先通过减小Gate宽度的方法就可以继续了。所以，三星和台积电也都是在其14/16nm的这一代工艺开始用上FinFET技术。有人可能会有疑问，十年前就提出为什么现在才用，其实概念到实施不是那么容易的，大家脑补一下这个结构是在20nm的范围里做的，导致工艺要多出十几二十层来，这不仅是难度，也是成本，所以两家都在这个相似的时间应用到新产品中也侧面说明三星14nm和台积电16nm是同代工艺。　　台积电16FF+相比三星14LPE更优的真正原因　　上面说了这么多，我无非是想帮大家先搞清楚两个基本概念：　　1、 别看14nm数字小，三星14nm和台积电16nm是同代工艺；　　2、 同代工艺不同实现是会带来性能功耗特性的明显差异。　　既然大家知道了同代工艺不同实现会带来差异，那我们看看三星14LPE和台积电16FF+在实现上到底有哪些不同，从而带来我们看到的差异。　　为讲清楚这件事，请容我简单回顾一下历史。台积电作为芯片代工领域的老大很多年了，不是为别的，主要还是凭其技术能力有领先性，而三星作为后来者也一直在进步，两家的几个主要工艺推出的时间如下表：　　从上表我们可以看到，三星在14nm之前，每一代一直是落后台积电1年左右时间的，而之后它跳过了20nm这一代，直接推出14nm的产品，跳到了台积电前头。关于这个事情有很多的传说，有兴趣的可以自行度娘一下&台积电 梁孟松&就好。但是我们也都知道，这种大跃进式的发展一定有其弊端，那么三星这次的14nm大跃进也自然会遇到了大问题，这个大问题就是良率。　　良率(良品率)是半导体领域的一个关键数据，因为就像从一块大的圆镜子上要切割出完好的小方块镜子一样，切出的小方块镜子完好的越多，则良率越高。影响良率的因素非常多，毕竟一个晶体管就十几二十纳米大，每个芯片都有几十亿个晶体管，随便一点材料污染或者工艺波动都会造成报废。而买一个大圆镜子的成本是固定的，良率越高分摊到每个小镜子的成本就越低。每个工艺开始的阶段，良率都不高，更何况三星跳过20nm这一代，少了很多经验积累，所以良率低得不能看。再加上前面说了，FinFET技术需要多出十几二十层mask，每一层都是要算钱的，所以这两个因素一叠加，那么芯片的成本就会贵的离谱。有多离谱？我只能说比史上最贵的手机SOC-高通810还贵得多。所以你要是三星会怎么办，那当然是想尽办法降成本呗，要不卖不出去啊。所以在工艺的具体实现上，台积电由于对良率有更好的把握，所以可以选择在成本上更宽松的方法，比如增加mask层数，来保证更好的性能和功耗，而三星只能用保成本的方法但是牺牲了功耗。　　也许有人会问，既然这样，那苹果、高通都傻啊，为啥要用它的呢。要知道这些数据只有真正出来时才可以证实，早期选工艺的时候只有厂家提供的数据做参考，完全可以想象三星但是拿着多么漂亮的一套PPT去忽悠，时间早东西好，确实诱人啊。不过苹果确实不傻，估计也是将信将疑，所以在台积电又开了一摊，现在还是有退路的，而高通同学的820估计就又坑了。　　好了，讲完了，我想大部分有些工科背景的同学一定能看懂，实在看不懂能看懂结论就行。
收录时间:日 11:20:02 来源:论坛 作者:匿名
上一篇： &(&&)
创建分享人
喜欢此文章的还喜欢
Copyright by ；All rights reserved. 联系：QQ：FinFET工艺优势在哪？听听创始人怎么说-基础器件-与非网
日前，中科院微电子所集成电路先导工艺研发中心在下一代新型逻辑器件工艺研究上取得重要进展。微电子所殷华湘研究员的课题组利用低温低阻NiPt硅化物在新型FOI FinFET上实现了全金属化源漏（MSD），显著降低源漏寄生电阻，从而将N／PMOS器件性能提高大约30倍，使得驱动性能达到了国际先进水平。
基于本研究成果的论文被2016年IEEE国际电子器件大会（IEDM）接收，并在IEDM的关键分会场之一&&硅基先导CMOS 工艺和制造技术（PMT）上，由微电子所的张青竹做了学术报告，并得到IBM和意法半导体技术专家的赞扬和认可。
在工艺上落后于国际大厂
一直以来，中国境内晶圆代工厂在技术上落后于Intel、、格罗方德、三星等国际大厂，除了受限于瓦森纳协定无法从西方采购到最先进的半导体设备之外，在工艺上落后于西方也是很重要的原因。工艺有多重要呢？就以28nm poly／SiON、28nm HKMG以及28nm SOI来说，虽然同为28nm制程，但由于具体工艺的区别，导致采用不同工艺的芯片在性能上会有差异。
考虑到如果将意法半导体的28nm SOI和中芯国际的28nm HKMG对比可能会有不同晶圆厂带来的变量，那么以同采用台积电28nm LP工艺、28nm HPC／HPC＋工艺、28nm HPM工艺生产的芯片来比较，采用28nm LP工艺的芯片显然在性能上逊色一筹，这也是当年采用28nm LP工艺的高通骁龙615在性能和功耗控制上逊色于采用28nm HPM工艺的联发科6752和采用28nm HPC工艺的麒麟930的原因之一。
而在工艺上，国内晶圆代工厂也是落后于Intel、台积电、格罗方德、三星等国际大厂的。举例来说，某自主CPU公司采用了某境内代工厂的40nm LL工艺，然后由于工艺性能有限，境内代工厂的40nm LL工艺比意法半导体的65nm GP工艺还慢30％&&
再比如某合资CPU公司在承接了核高基专项后，由于核高基的要求必须采用境内工艺，然而在采用境内28nm制造工艺流片后，CPU的主频连1GHz都不到，随后就去台积电流片了，虽然同样是28nm制程，但台积电就能把主频做到1．2GHz以上，挑一挑体质好的，主频最高可以到2GHz&&
另外，除了在工艺上长期落后于国际大厂，国内晶圆厂的工艺大多是技术引进的，而非自主研发，这一方面要付出不菲资金，另外还不得不签一箩筐的各种限制性条款，这会带来不少恶果。要开发出性能优越的的EDA工具，就离不开和先进工艺相结合，国内自主工艺很少有深亚微米的工艺，大多是180nm和130nm。虽然中芯国际有40nm，而且宣称有28nm，但可能没有量产过，或者量产的都是小芯片。而引进的工艺都签过协议，这就对国内EDA公司的技术进步和发展造成了障碍。
因此，自主研发的工艺就弥足珍贵了。在此之前，国内也提出过S－FinFET、后栅纳米线及体硅绝缘Fin－on－insulator FinFET等创新技术，但大多逊色于主流FinFET工艺。而本次微电子所实现的新工艺，则在性能上达到国际先进水平。
关注与非网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
（有奖互动）哪款千元机才是最酷的……
旗下网站：
与非门科技(北京)有限公司 All Rights Reserved.
京ICP证:070212号
北京市公安局备案编号： 京ICP备：号